А также рассказала о Xe-Core ядрах и поделилась планом по развитию графики Arc, но увы без конкретных дат.
Архитектура Intel Xe-HPG
Графические адаптеры «синих» задействуют ядра Xe, которые сгруппированы в фрагменты рендеринга. Каждое ядро Xe-Core построено с использованием 16 векторных движков (256 бит) и 16 матричных движков (1024 бит на ядро).
Под каждым ядром Xe-Core находится один модуль трассировки лучей: таким образом графические процессоры DG2 будут иметь равное количество Xe-Core ядер и модулей трассировки лучей. Видеочипы DG2 получат большой L2 кэш.
Intel Spectacular Xe SuperSampling (XeSS)
Технология масштабирования на основе времени, которая учитывает векторы движения (скорость) и историю предыдущих кадров. Эти данные будут обработаны инструкциями XeSS XMX, прежде чем они достигнут постобработки.
XeSS будет работать с инструкциями DP4a и XMX, которые присутствуют либо в уже выпущенных графических процессорах DG1 (Xe-LP), либо в грядущей серии Intel Xe-HPG (DG2).
XMX Matrix Engine — это строительный блок для ускорения ИИ на графических процессорах Arc из семейства Alchemist. Каждый чип DG2 будет иметь 16 матричных и 16 векторных движков.
Время рендеринга кадра будет выше, чем у традиционных методов масштабирования, но оно также будет значительно меньше, чем рендеринг собственных 4K изображений. Данные значения не привязаны к каким-либо числам, это просто концептуальная диаграмма.