Инструменты Synopsys сертифицированы для проектирования чипов под 7-нм EUV-техпроцесс TSMC

Компания Synopsys сообщила, что пакет её инструментов Synopsys Design Platform сертифицирован для проектирования чипов под производство TSMC с нормами 7 нм FinFET с использованием проекции в сверхжёстком ультрафиолетовом излучении (EUV). Это так называемый техпроцесс TSMC 7N+. В настоящий момент для производства 7-нм FinFET чипов компания TSMC использует иммерсионную литографию и 193-нм сканеры. Техпроцесс с частичным (и сильно ограниченным) использованием EUV-сканеров будет готов к массовому выпуску чипов во второй половине следующего года.

Reuters

К моменту сертификации инструментов проектирования Synopsys на соответствие техпроцессу TSMC 7N+ клиентами компании было подготовлено несколько цифровых проектов решений. Иными словами, программы проектирования и библиотеки прошли проверку практикой. Также в комплект Synopsys вошли программы по проверке параметров проектируемых решений до начала производства. Это важно по той причине, что все новые техпроцессы допускают, как минимум, два пограничных режима работы чипов: с пониженным потреблением и с максимальной производительностью. В каждом случае распространение сигнала (частотные характеристики) будут значительно отличаться друг от друга и хорошо бы выявить большинство проблем до получения рабочего кремния.

Первый коммерческий сканер ASML для EUV-литографии (NXE:3300B)

Кроме того, пакет Synopsys Design Platform позволяет разрабатывать многочиповые компоновки. Для этого в арсенале компании TSMC предусмотрен техпроцесс Wafer-on-Wafer (WoW). Это даст возможность быстро и в необходимом количестве вывести на рынок сложные комплексные решения в виде расположенных на общей подложке нескольких разноплановых кристаллов, вместо длительного и рискованного проектирования однокристального решения. Совместными усилиями Synopsys и TSMC обещают ускорить появление на рынке продуктов поколения 7N+, что будет с энтузиазмом воспринято разработчиками мобильных устройств.