verilog

[Перевод] SuperRT — чип для рейтрейсинга на Super Nintendo

17.12.2020

В продолжение темы, представляем вашему вниманию перевод оригинала статьи от Бена Картера. Ссылки на видео по этой статье: Короткий трейлер Подробное описание и технические детали У меня наконец-то появились результаты работы над проектом, которым я занимался в свободное время примерно…

Проводим моделирование системы для проверки работоспособности головы USB-анализатора

13.10.2020

FPGA, Redd, verilog, ПЛИС, системное программирование, шина AVALON_ST, шинный USB-анализатор

В прошлых статьях мы прошли достаточно большой путь к созданию шинного анализатора USB. Мы разработали логический анализатор, набив руку на самой технологии, дальше – разработали голову USB-анализатора. Затем – выяснили, что код получился сложным, так что его следует отмоделировать. Но…

Моделирование прошивки в среде ModelSim с использованием моделей на языке SystemC

29.09.2020

FPGA, Redd, SystemC, verilog, xilinx, моделирование в среде ModelSim, ПЛИС

В прошлой статье мы познакомились с процессом моделирования «прошивки» в среде ModelSim, где и целевой код, и генератор тестовых воздействий написаны на языке Verilog. Жаль, но для решаемой в цикле цели этого недостаточно. Я уже многократно продвигал идею, что разработка…

Молодожены, которых Интел привез в Калифорнию, дали интервью в лабнике от ВШЭ МИЭМ. Как повторить их достижение

30.08.2020

FPGA, intel, verilog, vhdl, xilinx, профориентация, Роснано, сколково

Я уже рассказывал про молодоженов Владислава и Елены Шаршиных, который вместе с их коллегой Андреем Папушиным компания Intel привезла в Калифорнию за серебряную победу на конкурсе InnovateFPGA. Их интервью есть в недавно вышедшем лабнике «Цифровой синтез». Этот лабник мы собираемся…

Моделируем поведение Quartus-проекта на Verilog в среде ModelSim

29.07.2020

FPGA, ModelSim, Quartus, Redd, verilog, моделирование на Verilog, ПЛИС

В прошлой статье мы сделали достаточно сложный модуль. Разумеется, я вставил в тело статьи уже отлаженный результат. Но мне показалось, что достаточно странно, когда автор говорит «делай, как я», но при этом не показывает очень важного процесса. Давайте я покажу,…

Делаем голову шинного USB-анализатора на базе комплекса Redd

14.07.2020

FPGA, Redd, verilog, ПЛИС, системное программирование, шинный USB-анализатор

В прошлой паре статей мы рассмотрели пример «прошивки» для комплекса Redd, делающей его ПЛИСовую часть логическим анализатором общего применения. Дальше у меня было желание сделать следующий шаг и превратить его в шинный USB-анализатор. Дело в том, что фирменные анализаторы такого…

[Из песочницы] The Snake game for FPGA Cyclone IV (with VGA & SPI joystick)

27.11.2018

digital, FPGA, game development, innopolis university, joystick, snake, verilog, vga, Иннополис

Introduction Do you remember the snake game from childhood, where a snake runs on the screen trying to eat an apple? This article describes our implementation of the game on an FPGA1. Figure 1. Gameplay First, let us introduce ourselves…

verilog

[Перевод] SuperRT — чип для рейтрейсинга на Super Nintendo

Проводим моделирование системы для проверки работоспособности головы USB-анализатора

Моделирование прошивки в среде ModelSim с использованием моделей на языке SystemC

Молодожены, которых Интел привез в Калифорнию, дали интервью в лабнике от ВШЭ МИЭМ. Как повторить их достижение

Моделируем поведение Quartus-проекта на Verilog в среде ModelSim

Делаем голову шинного USB-анализатора на базе комплекса Redd

[Из песочницы] The Snake game for FPGA Cyclone IV (with VGA & SPI joystick)

Паблик ВКонтакте

Последние посты