FPGA

[Перевод] SuperRT — чип для рейтрейсинга на Super Nintendo

17.12.2020

В продолжение темы, представляем вашему вниманию перевод оригинала статьи от Бена Картера. Ссылки на видео по этой статье: Короткий трейлер Подробное описание и технические детали У меня наконец-то появились результаты работы над проектом, которым я занимался в свободное время примерно…

Практические опыты с USB-анализатором на базе Redd

02.11.2020

AVALON_MM, AVALON_ST, FPGA, Redd, USB-анализатор, ПЛИС, системное программирование

Три статьи назад мы сделали голову для шинного анализатора USB, после чего – обсуждали вопросы моделирования и гоняли эту голову на моделях. Правда, всё это было не зря. В прошлой статье я показательно нашёл пару сбоев логики, а в реальности…

COM-HPC: новые возможности построения HPEC

27.10.2020

5g, artificial intelligence, COM Express, COM-HPC, CPU, Embedded, FPGA, GPU, Hardware design, HPEC, MEC, PICMG

Два года назад консорциум PICMG (PC Industrial Computer Manufacturers Group) инициировал разработку открытой спецификации COM-HPC для построения высокопроизводительных встраиваемых систем(HPEC). COM-HPC представляет собой следующее поколение COM-модулей, которые предназначены в основном для построения высокопроизводительных систем и дополняют уже существующую линейку стандартов…

Проводим моделирование системы для проверки работоспособности головы USB-анализатора

13.10.2020

FPGA, Redd, verilog, ПЛИС, системное программирование, шина AVALON_ST, шинный USB-анализатор

В прошлых статьях мы прошли достаточно большой путь к созданию шинного анализатора USB. Мы разработали логический анализатор, набив руку на самой технологии, дальше – разработали голову USB-анализатора. Затем – выяснили, что код получился сложным, так что его следует отмоделировать. Но…

[Перевод] Запуск Unix-подобной ОС на самодельном CPU с помощью самодельного компилятора C

13.10.2020

FPGA, hdl, RISC, unix, компиляторы, проектирование процессоров, разработка операционных систем

Два года назад я начал работать разработчиком ПО. Иногда я рассказывал своим коллегам о студенческом проекте, которым занимался на третьем курсе университета, и они восприняли его настолько хорошо, что я решил написать этот пост1. Позвольте задать вам вопрос: вы когда-нибудь…

Моделирование прошивки в среде ModelSim с использованием моделей на языке SystemC

29.09.2020

FPGA, Redd, SystemC, verilog, xilinx, моделирование в среде ModelSim, ПЛИС

В прошлой статье мы познакомились с процессом моделирования «прошивки» в среде ModelSim, где и целевой код, и генератор тестовых воздействий написаны на языке Verilog. Жаль, но для решаемой в цикле цели этого недостаточно. Я уже многократно продвигал идею, что разработка…

Молодожены, которых Интел привез в Калифорнию, дали интервью в лабнике от ВШЭ МИЭМ. Как повторить их достижение

30.08.2020

FPGA, intel, verilog, vhdl, xilinx, профориентация, Роснано, сколково

Я уже рассказывал про молодоженов Владислава и Елены Шаршиных, который вместе с их коллегой Андреем Папушиным компания Intel привезла в Калифорнию за серебряную победу на конкурсе InnovateFPGA. Их интервью есть в недавно вышедшем лабнике «Цифровой синтез». Этот лабник мы собираемся…

Моделируем поведение Quartus-проекта на Verilog в среде ModelSim

29.07.2020

FPGA, ModelSim, Quartus, Redd, verilog, моделирование на Verilog, ПЛИС

В прошлой статье мы сделали достаточно сложный модуль. Разумеется, я вставил в тело статьи уже отлаженный результат. Но мне показалось, что достаточно странно, когда автор говорит «делай, как я», но при этом не показывает очень важного процесса. Давайте я покажу,…

Делаем голову шинного USB-анализатора на базе комплекса Redd

14.07.2020

FPGA, Redd, verilog, ПЛИС, системное программирование, шинный USB-анализатор

В прошлой паре статей мы рассмотрели пример «прошивки» для комплекса Redd, делающей его ПЛИСовую часть логическим анализатором общего применения. Дальше у меня было желание сделать следующий шаг и превратить его в шинный USB-анализатор. Дело в том, что фирменные анализаторы такого…

Разработка логического анализатора на базе Redd – проверяем его работу на практике

30.06.2020

FPGA, gtkwave, Redd, SystemConsole, tcl, VCD, логический анализатор, ПЛИС

В прошлой статье мы сделали аппаратуру, реализующую логический анализатор на базе комплекса Redd. Статья разрослась так, что рассмотрение программной поддержки мы отложили на потом. Пришла пора разобраться с тем, как мы будем получать и отображать данные, которые анализатор копит в…

FPGA

[Перевод] SuperRT — чип для рейтрейсинга на Super Nintendo

Практические опыты с USB-анализатором на базе Redd

COM-HPC: новые возможности построения HPEC

Проводим моделирование системы для проверки работоспособности головы USB-анализатора

[Перевод] Запуск Unix-подобной ОС на самодельном CPU с помощью самодельного компилятора C

Моделирование прошивки в среде ModelSim с использованием моделей на языке SystemC

Молодожены, которых Интел привез в Калифорнию, дали интервью в лабнике от ВШЭ МИЭМ. Как повторить их достижение

Моделируем поведение Quartus-проекта на Verilog в среде ModelSim

Делаем голову шинного USB-анализатора на базе комплекса Redd

Разработка логического анализатора на базе Redd – проверяем его работу на практике

Паблик ВКонтакте

Последние посты