Создание чипа, превышающего размеры NVIDIA Blackwell в семь раз, стало возможным благодаря платформе Broadcom 3.5D eXtreme Dimension System in Package

Компания Broadcom представила платформу с впечатляющим названием 3.5D eXtreme Dimension System in Package (XDSiP), которая позволяет создавать чрезвычайно крупные чипы, значительно превосходящие по размеру стандартные.

Создание чипа, превышающего размеры NVIDIA Blackwell в семь раз, стало возможным благодаря платформе Broadcom 3.5D eXtreme Dimension System in Package
Фотография Broadcom

Речь идет о более чем 6000 квадратных миллиметров. Конечно, это несколько меньше в сравнении с микросхемами Cerebras размером с iPad, однако, для сравнения, даже самые большие GPU обычно имеют площадь около 800 квадратных миллиметров или чуть больше.

Согласно пресс-релизу, новая платформа даёт возможность клиентам разрабатывать пользовательские ускорители для нового поколения искусственного интеллекта. На одной подложке с основным чипом может быть размещено до 12 микросхем памяти HBM.

Можно создать чип, который примерно в семь раз крупнее GPU Nvidia Blackwell. Broadcom представила платформу 3.5D eXtreme Dimension System in Package
Фотография Broadcom

В основе Broadcom 3.5D XDSiP лежит технология упаковки CoWoS-L от компании TSMC, обеспечивающая максимальный размер интерпозера почти в 5,5 раз превышающий размер сетки (около 858 кв. мм), что составляет 4719 кв. мм для вычислительных чиплетов, чиплетов ввода-вывода и порядка 12 стеков памяти HBM3/HBM4. Для увеличения производительности Broadcom рекомендует разбивать конструкцию чиплетов и использовать наложение одного логического чиплета на другой с применением гибридного медного соединения.

Можно создать чип, который примерно в семь раз крупнее GPU Nvidia Blackwell. Broadcom представила платформу 3.5D eXtreme Dimension System in Package
Фотография Broadcom

В данной платформе чиплеты расположены лицом к лицу (F2F). Этот подход обеспечивает увеличение сигнальных соединений до семи раз, сокращение длины маршрутизации сигналов, снижает энергопотребление в интерфейсах «кристалл-кристалл» на 90%, уменьшает задержку в 3D-стеке и предоставляет проектным командам дополнительную гибкость для разделения архитектуры ASIC между верхним и нижним кристаллами.

 

Источник: iXBT

Читайте также