AMD планирует расширить L2-кеш вслед за L3: детали нового патента компании

На протяжении трех поколений компания AMD успешно развивает линейку процессоров Ryzen X3D, отличительной чертой которых является увеличенный объем кеш-памяти третьего уровня. Новые патентные заявки свидетельствуют о том, что производитель намерен применить аналогичный подход и для кеша L2.

Документация под названием «Balanced Latency Stacked Cache» (Стекированный кеш со сбалансированной задержкой) описывает архитектурные принципы создания многослойной памяти. В рамках этой концепции система включает в себя основной кристалл кеша и как минимум один дополнительный слой, размещенный в едином вертикальном стеке.

Фото WCCF Tech

Подобно реализации L3, данная технология позволит наращивать емкость кеш-памяти второго уровня за счет микросхем, расположенных над или под базовым кристаллом. Учитывая, что штатный объем L2 значительно меньше L3, дополнительные чипы, вероятно, будут весьма компактными. Для сравнения: актуальный флагман Ryzen 9 9950X обладает 64 МБ кеша L3 и лишь 16 МБ кеша L2. Тем не менее, патент подтверждает, что AMD изучает возможность компоновки сразу нескольких слоев памяти для радикального увеличения объема L2.

Фото USPTO

В одном из приведенных примеров рассматривается модуль, состоящий из четырех сегментов по 512 КБ, что в сумме дает 2 МБ L2 на блок. Такая структура может масштабироваться под конкретные нужды, а на схемах уже фигурируют варианты суммарной емкостью до 4 МБ.

Стоит учитывать, что наличие патента не гарантирует немедленного внедрения технологии в коммерческие продукты. Вопрос о том, когда именно AMD решится на серийный выпуск процессоров со стекированным L2-кешем, остается открытым.

Источник: iXBT