ПЛИС

Моделируем поведение Quartus-проекта на Verilog в среде ModelSim

29.07.2020

FPGA, ModelSim, Quartus, Redd, verilog, моделирование на Verilog, ПЛИС

В прошлой статье мы сделали достаточно сложный модуль. Разумеется, я вставил в тело статьи уже отлаженный результат. Но мне показалось, что достаточно странно, когда автор говорит «делай, как я», но при этом не показывает очень важного процесса. Давайте я покажу,…

Делаем голову шинного USB-анализатора на базе комплекса Redd

14.07.2020

FPGA, Redd, verilog, ПЛИС, системное программирование, шинный USB-анализатор

В прошлой паре статей мы рассмотрели пример «прошивки» для комплекса Redd, делающей его ПЛИСовую часть логическим анализатором общего применения. Дальше у меня было желание сделать следующий шаг и превратить его в шинный USB-анализатор. Дело в том, что фирменные анализаторы такого…

Разработка логического анализатора на базе Redd – проверяем его работу на практике

30.06.2020

FPGA, gtkwave, Redd, SystemConsole, tcl, VCD, логический анализатор, ПЛИС

В прошлой статье мы сделали аппаратуру, реализующую логический анализатор на базе комплекса Redd. Статья разрослась так, что рассмотрение программной поддержки мы отложили на потом. Пришла пора разобраться с тем, как мы будем получать и отображать данные, которые анализатор копит в…

Разработка простейшего логического анализатора на базе комплекса Redd

16.06.2020

Avalon-ST, DMA, FPGA, Redd, логический анализатор, ПЛИС

В прошлой статье цикла мы потренировались сохранять данные из потокового интерфейса в память средствами DMA. Пришла пора сделать какую-то полезную поделку, используя полученные навыки. Очень полезная при удалённой отладке вещь — анализатор. Вообще, при работе с комплексом скорее нужны специализированные…

Практическая работа с ПЛИС в комплекте Redd. Осваиваем DMA для шины Avalon-ST и коммутацию между шинами Avalon-MM

06.05.2020

Avalon-MM. Avalon-ST, DMA, FPGA, Redd, ПЛИС, прокачка потоковых данных в память

Продолжаем двигаться к созданию реальных устройств на базе ПЛИС комплекса Redd. Для другого проекта All-Hardware мне нужен простенький логический анализатор, поэтому будем двигаться именно в этом направлении. Повезёт — дойдём и до шинного анализатора USB (но это пока в отдалённой…

Использование процессорной системы Nios II без процессорного ядра Nios II

14.04.2020

FPGA, Nios II, Redd, ПЛИС, системное программирование

В прошлом блоке статей про комплекс для удалённой отладки Redd, я показал, что работа с ним – это не только работа с ПЛИС. Мало того, ПЛИС – это всего лишь очень интересная, но всё-таки весьма специфичная часть комплекса. Основная же…

Доступ к шинам комплекса Redd, реализованным на мостах FTDI

03.12.2019

FPGA, Redd, контроллеры FTDI, микроконтроллеры, ПЛИС, системное программирование

Мы закончили большой теоретический блок, показывающий, как можно строить ПЛИС-подсистему для комплекса Redd; как организовывать связь между ПЛИС и центральным процессором комплекса; как легко сохранять скоростные потоки данных в ОЗУ, имеющем прямую связь с ПЛИС, для последующей их неспешной перекачки…

Зашел в офис Ардуино; поговорили о ПЛИС-ах; требуются добровольцы

22.03.2017

arduino, cmos 4000, FPGA, imagination technologies, silicon valley, образование школьников, ПЛИС

Сегодня утром я заходил в офис калифорнийского отделения Ардуино. Там было межкомпанейское совещание по образовательным программам, на которое меня пригласил менеджер из AMD Тимур Палташев. В конце мероприятия возникла любопытная дискуссия: Вот сейчас школьников учат программировать Ардуино и другие устройства…

[Из песочницы] Разработка многоканального SDR

11.07.2016

dsp, FPGA, SDR, ПЛИС, цос

Расскажу о своем опыте разработки цифрового многоканального широкополосного приемника. Много лет работаю в области создания средств захвата и обработки сигналов от бортовых и береговых навигационных РЛС. Примерно года два назад выпустил последнюю, на сегодняшний день, версию нашей платы RVAQ (Radar…

Анонсирована плата видеозахвата Area Ragno GRABBER 2

07.07.2016

Area, FPGA, full hd 1080p, h.264, адаптеры, видеозахват, контроллеры, платы, ПЛИС

Платы видеозахвата — не те устройства, которые можно встретить в каждом ПК, тем более что в наше время аналоговые видеостандарты практически не используются. Однако эти платы часто применяются веб-обозревателями и игроками, желающими транслировать видео игровой сессии в Сеть, но не…

ПЛИС

Моделируем поведение Quartus-проекта на Verilog в среде ModelSim

Делаем голову шинного USB-анализатора на базе комплекса Redd

Разработка логического анализатора на базе Redd – проверяем его работу на практике

Разработка простейшего логического анализатора на базе комплекса Redd

Практическая работа с ПЛИС в комплекте Redd. Осваиваем DMA для шины Avalon-ST и коммутацию между шинами Avalon-MM

Использование процессорной системы Nios II без процессорного ядра Nios II

Доступ к шинам комплекса Redd, реализованным на мостах FTDI

Зашел в офис Ардуино; поговорили о ПЛИС-ах; требуются добровольцы

[Из песочницы] Разработка многоканального SDR

Анонсирована плата видеозахвата Area Ragno GRABBER 2

Паблик ВКонтакте

Последние посты