DDR5: по четыре чипа памяти на банк, пятый для встроенной проверки ECC (on-die-ECC)
Отмечая важную веху в развитии компьютерной памяти, ассоциация JEDEC выпустила окончательную спецификацию следующего основного стандарта памяти DDR5 SDRAM. Последняя итерация стандарта DDR4 была основой развития ПК и серверов с конца 90-х. DDR5 ещё раз расширяет возможности памяти, удваивая и пиковую скорость, и объём памяти. Железо на новом стандарте ожидается в 2021 году, причем внедрение начнется на уровне серверов, а затем просочится на клиентские ПК и другие устройства.
Выпуск DDR5 первоначально планировавшийся в 2018 году, Сегодняшняя публикация спецификаций DDR5 немного отстаёт от первоначального графика JEDEC, но это не умаляет её важности. Как и каждая предыдущая итерация DDR, основное внимание для DDR5 снова сосредоточено на улучшении плотности памяти, а также скорости. JEDEC стремится удвоить и то, и другое, установив максимальную скорость памяти не менее 6,4 Гбит/с, в то время как ёмкость одного упакованного по полной модуля LRDIMM сможет достичь 2 ТБ.
| Поколения JEDEC DDR | ||||||
| DDR5 | DDR4 | DDR3 | LPDDR5 | |||
| Макс. плотность одного ядра | 64 Гбит | 16 Гбит | 4 Гбит | 32 Гбит | ||
| Макс. размер UDIMM | 128 ГБ | 32 ГБ | 8 ГБ | N/A | ||
| Макс. скорость передачи | 6,4 Гбит/с | 3,2 Гбит/с | 1,6 Гбит/с | 6,4 Гбит/с | ||
| Кааналов | 2 | 1 | 1 | 1 | ||
| Ширина (Non-ECC) | 64-бит (2×32) | 64-бит | 64-бит | 16-бит | ||
| Банки (Per Group) |
4 | 4 | 8 | 16 | ||
| Группы банков | 8/4 | 4/2 | 1 | 4 | ||
| Длина пакета | BL16 | BL8 | BL8 | BL16 | ||
| Напряжение (Vdd) | 1,1 В | 1,2 В | 1,5 В | 1,05 В | ||
| Vddq | 1,1 В | 1,2 В | 1,5 В | 0,5 В | ||
Рассчитанная на несколько лет (или десятилетий) DDR5 позволит использовать отдельные чипы памяти плотностью до 64 Гбит, что в 4 раза превышает максимальную плотность 16 Гбит DDR4. В сочетании со штабелированием, которое позволяет укладывать до 8 ядер (dies) в виде одного чипа, 40-элементный LRDIMM может достичь эффективного объема памяти 2 ТБ или 128 ГБ для DIMM обычного дизайна.
Но объём памяти будет расти постепенно, а вот скорость возрастёт мгновенно. Запуск DDR5 произойдёт на скорости 4,8 Гбит/с, что примерно на 50% быстрее официальной максимальной скорости 3,2 Гбит/с DDR4. А в последующие годы текущая версия спецификации допускает скорость передачи данных до 6,4 Гбит/с. По мере технологического развития SK Hynix действительно может достичь своей цели DDR5-8400 в этом десятилетии.
В основе этих целей скорости лежат изменения как на DIMM, так и на шине памяти, чтобы подавать и транспортировать много данных за такт. Поскольку тактовая частота застряла на нескольких сотнях мегагерц и повысить её пока не получается, требуется повышать параллелизм (то же самое происходит в CPU, где добавляют больше ядер на чип).
Как и в других стандартах, таких как LPDDR4 и GDDR6, один DIMM разбивается на два канала. Вместо одного 64-битного канала данных на DIMM, DDR5 предлагает два независимых 32-битных канала данных (или 40-бит с проверкой ECC). Между тем длина пакета для каждого канала удваивается с 8 байт (BL8) до 16 байт (BL16), так что каждый канал будет доставлять 64 байта за операцию. Таким образом, DDR5 DIMM на идентичной скорости ядра будет выполнять две 64-байтовые операции за то время, которое требуется DDR4 DIMM для выполнения одной, удваивая эффективную пропускную способность.
Кроме изменения банков памяти, JEDEC представила слегка модифицированную шину, хотя она и работает с более жёсткими допусками.
Ключевой движущей силой здесь является введение выравнивания обратной связи принятия решений (decision feedback equalization, DFE). На очень высоком уровне DFE является средством уменьшения межсимвольных помех за счёт использования обратной связи от приёмника шины памяти для обеспечения лучшего выравнивания. А лучшее выравнивание, в свою очередь, позволяет обеспечить более чистый сигнал, чтобы шина повысила скорость передачи.
Наряду с изменением плотности ядра и скорости работы памяти, DDR5 также улучшает рабочие напряжения. По спецификациям, DDR5 будет работать с Vdd 1,1 В, по сравнению с 1,2 В для DDR4. Как и предыдущие обновления, это должно немного повысить энергоэффективность памяти. Кроме того, в модулях теперь появились встроенные регуляторы напряжения.
В DDR5 памяти DIMM по прежнему 288 контактов (пинов), но распиновка отличается.
Это напоминает переход от DDR2 к DDR3, где количество контактов также осталось одинаковым: 240 контактов.
Но конечно, DDR5 нельзя будет использовать в старых сокетах, даже если он вставится туда.
JEDEC устанавливает стандарт, который могут использовать его члены. Основные производители памяти, которые с самого начала участвовали в процессе разработки DDR5, уже разработали прототипы DIMM и теперь рассматривают возможность вывода на рынок первых коммерческих продуктов. Например, SK Hynix выпустила прототип DDR5 ещё в ноябре 2019 года.
Ожидается, что первые модули и материнские платы DDR5 выйдут через 12-18 месяцев после завершения разработки стандарта.
