Эволюция чипов: от закона Мура к трехмерной архитектуре
В рамках моей многолетней работы над технической литературой прошлый год стал периодом глубокого погружения в программно-аппаратные и концептуальные вызовы, которые ставит перед индустрией искусственный интеллект. Взаимодействие с выдающимися исследователями, такими как Камиль Гадеев (@Kamil_GR) и Константин Клепиков, а также анализ профильных ресурсов (в частности, материалов Андрея Пешкова — @runaway_llm), позволили выкристаллизовать ключевой тренд в проектировании микроэлектроники.
Сегодня стало очевидным: эпоха попыток «реанимировать» исчерпавший себя закон Мура подходит к концу. На смену экстенсивному пути приходит переход к полноценным 3D-архитектурам чипов. Это качественный скачок, обусловленный колоссальными аппетитами современных ИИ-систем.
Трехмерная интеграция подразумевает послойную компоновку кристаллов или кремниевых пластин (так называемое «этажерочное» расположение). Ниже представлены схемы, иллюстрирующие подходы к 2,5D и полноценной 3D-упаковке:
Детальный разбор выбора субстратов и интерпозеров (промежуточных слоев) представлен в материале «Прощай, печатная плата; здравствуй, межкомпонентная кремниевая сеть», который подготовил @SLY_G.
Вертикальная интеграция — это не просто способ нарастить плотность транзисторов без увеличения площади кристалла. Это возможность объединять разнородные технологические процессы на одной подложке. Улучшенная связность компонентов и снижение тепловыделения позволяют создавать высокопроизводительные системы, снижая нагрузку на системы охлаждения ЦОД. Поскольку традиционные ЦП уже не справляются с параллельными вычислениями ИИ, основной груз ложится на графические процессоры (GPU), требующие инновационных архитектурных решений.
Кризис классического масштабирования и «Закон Хуанга»
Закон Мура, долгое время служивший ориентиром для индустрии, по сути, всегда был маркетинговой эмпирикой, а не физической константой. Сегодня он упирается в технологический потолок. О мифах бесконечного масштабирования и реальных пределах ИИ-мощностей недавно писал Александр Зорин в блоге Selectel. Параллельно с этим на первый план выходит «Закон Хуанга» — наблюдение главы NVIDIA Дженсена Хуанга о том, что прогресс GPU значительно опережает темпы, предсказанные Муром.
Основная проблема фотолитографии заключается в физическом пределе площади экспонирования (около 850 мм²), что сопоставимо с размерами топовых чипов NVIDIA. Чтобы обойти это ограничение, разработчики переходят к использованию чиплетов — мелких кристаллов, объединенных в единую систему.
Однако в трансформерных моделях (вроде GPT) возникает феномен «стены памяти» (memory wall). Скорость передачи данных между вычислительными блоками и памятью в традиционных 2D-схемах становится узким местом, приводя к простоям процессора.
Прорыв Graphcore: Архитектура Bow
Решение проблемы «стены памяти» лежит в плоскости 3D-интеграции. Британский стартап Graphcore продемонстрировал впечатляющие результаты, представив в 2022 году архитектуру Bow. Инженерам удалось разместить питающий чип непосредственно над процессором.
Результат: частота выросла с 1,35 ГГц до 1,85 ГГц, скорость обучения нейросетей увеличилась на 40%, а энергопотребление снизилось на 16%. Ключевым нововведением стало использование сквозных кремниевых переходов (TSV) и размещение конденсаторов в тех же каналах, что и элементы DRAM. Это обеспечило практически мгновенную подачу энергии и обмен данными.
Преодоление теплового барьера и новые материалы
Традиционная кремниевая подложка сама становится препятствием из-за перегрева. В конце 2024 года исследователи из MIT под руководством Ки Сеок Кима представили проект многослойного чипа без использования кремния. В основе технологии лежит выращивание 2D-материалов — дихалькогенидов переходных металлов (TMD). Они обладают превосходной электропроводностью в нанометровом масштабе.
Исследование, опубликованное в журнале Nature, описывает способ формирования транзисторов и логики практически на любой поверхности. Это открывает путь к созданию ультракомпактных и сверхбыстрых 3D-чипов, хотя промышленное внедрение пока сдерживается необходимостью высоких температур (около 900 °C) при производстве.
Монолитный 3D-стекинг по технологии BEOL
Наиболее перспективным направлением к концу 2025 года стала архитектура, разработанная консорциумом MIT, Стэнфорда и Университета Карнеги-Меллона под руководством Субашиша Митры. Они применили метод BEOL (back end of line) — последовательное наращивание слоев «снизу вверх» над уже готовыми структурами.
Команда Митры обошла проблему перегрева нижних слоев, добавляя активные компоненты со стороны проводников и металлических перемычек. В конструкции используется слой оксида индия (толщиной всего 2 нм), который наносится при температуре 150 °C, и ферроэлектрический оксид гафния-циркония.
Первые тесты показали четырехкратное преимущество в производительности над 2D-аналогами. При работе с тяжелыми ИИ-моделями (например, LLaMa) ожидается прирост эффективности до 12 раз.
Будущее за ИИ-проектированием
Символично, что закон Мура исчерпал себя именно в момент взрывного роста популярности нейросетей. Вероятно, мы подходим к рубежу, когда сложность новых чипов станет непосильной для человеческого проектирования. Дальнейшее развитие микроэлектроники, подбор материалов и оптимизация многослойных структур будут осуществляться самим искусственным интеллектом, создающим среду для собственной эволюции.
