Контроллер памяти будущих процессоров AMD в поколении Venice Epyc будет состоять из 16 каналов

Процессоры AMD на основе архитектуры Zen 5 ожидаются только в следующем году, а в Сети уже появились первые подробности о CPU на основе Zen 6.  

Контроллер памяти будущих процессоров AMD в поколении Venice Epyc будет состоять из 16 каналов

Речь о серверных процессорах Epyc поколения Venice, которые будут опираться на архитектуру Zen 6 и иметь исполнение SP7. 

Такие процессоры стоит ожидать только в 2025 году, поэтому многое ещё неизвестно. Но сообщается, что такие CPU получат 12-канальный и 16-канальный контроллер памяти в зависимости от версии. Для сравнения, текущее поколение Epyc на основе архитектуры Zen 4 имеет 12-канальный контроллер памяти. 

Других данных нет, хотя ранее были слухи о том, что в поколении Venice будут присутствовать процессоры с 384 ядрами. 

Поделившийся данными инсайдер YuuKi_AnS ещё два года назад первым опубликовал фотографию процессора Sapphire Rapids без крышки, а недавно первым раскрыл характеристики линейки Xeon CPU Max.

 

Источник: iXBT

Читайте также