На протяжении уже трех поколений компания AMD успешно развивает линейку процессоров Ryzen X3D, оснащенных увеличенным объемом кеш-памяти третьего уровня. Однако свежие патентные заявки указывают на то, что технологический гигант планирует применить аналогичную методику стекирования и для кеша L2.
Документация под названием «Balanced Latency Stacked Cache» описывает механизмы реализации многослойной памяти со сбалансированной задержкой. Согласно описанию, архитектура предполагает вертикальную компоновку, где поверх основного кристалла или под ним размещаются дополнительные слои кеш-памяти.
По аналогии с L3-кешем, такое решение позволит нарастить объем памяти второго уровня за счет вспомогательных чипов. Поскольку штатный объем L2 значительно скромнее (например, у флагманского Ryzen 9 9950X он составляет всего 16 МБ против 64 МБ у L3), дополнительные кристаллы, вероятно, будут весьма компактными. Тем не менее патент подтверждает, что AMD рассматривает возможность установки сразу нескольких модулей памяти для существенного расширения L2.
В частности, в одном из примеров фигурирует модуль, разделенный на четыре сегмента по 512 КБ, что суммарно дает 2 МБ кеша L2. Эта структура может масштабироваться в зависимости от потребностей, а на представленных блок-схемах встречаются конфигурации объемом до 4 МБ.
Как это часто бывает с патентными заявками, на данный момент нет никаких гарантий, что AMD воплотит эти наработки в серийных продуктах. Тем не менее, это наглядное подтверждение векторов развития будущих процессорных архитектур компании.
Источник: iXBT
